PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-011724

(43) Date of publication of application: 22.01.1993

(51)Int.CI.

G09G 3/36

G02F 1/133

(21)Application number: 03-165355

(71)Applicant: HITACHI LTD

(22)Date of filing:

05.07.1991

(72)Inventor: FURUHASHI TSUTOMU


MANO HIROYUKI KASAI SHIGEHIKO TAKITA ISAO FUTAMI TOSHIO

(54) DRIVE CIRCUIT FOR CRYSTAL DISPLAY DEIVCE

(57)Abstract:

PURPOSE: To drive a crystal display device by means of reduced number of parts by storing one horizontal line of display data temporarily, time-sharing the stored data into multiple times, and distributing the data time-sheared and transmitted into a corresponding signal line of a crystal panel.

CONSTITUTION: A data conversion means 104 converts serial display data 100 into parallel crystal display data 105. A data shift means 110 takes in crystal display data 105 by means of a shift clock 106 to output as parallel crystal display data 111. A data latch output 112 latches a horizontal line of data simultaneously in synchronous with a latch clock 107 and arranges data at the same horizontal line to produce crystal display data 113. A multiplexer 114 devides one horizontal time in multiple times and outputs them sequentially by a line data selection signal 10. A line data distribution means 116 inputs crystal display data 115 and outputs simultaneously to a signal line 117 to feed the voltage corresponding to image data to a pixcel.



LEGAL STATUS

[Date of request for examination]

03.07.1998

[Date of sending the examiner's decision of rejection]

03.04.2001

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] In the liquid crystal display which performs image display by having the electrode which drives liquid crystal in the pixel section arranged in the shape of a matrix, and impressing an electrical potential difference to said liquid crystal A means to input an indicative data for a part for every 1 level Rhine from the exterior, and to output to the first signal line at 1 level Rhine part coincidence after memorizing, N division of the data for 1 level Rhine transmitted with said first signal line is carried out. The means which carries out a time-sharing output for every indicative data for 1-/N level Rhine at the second signal line, A means to memorize the data transmitted with said second signal line for every data for 1-/N Rhine, A means to output the data for 1 level Rhine to coincidence at the third signal line after memorizing the data for 1 level Rhine, and the drive circuit of the liquid crystal display characterized by supplying the electrical potential difference corresponding to image data with said third signal line at the pixel section.

[Claim 2] A means to input an indicative data for a part for every 1 level Rhine from the exterior, and to output to the first signal line in claim 1 at 1 level Rhine part coincidence after memorizing, N division of the data for 1 level Rhine transmitted with said first signal line is carried out. The means which carries out a time-sharing output for every indicative data for 1-/N level Rhine at the second signal line, The drive circuit of the liquid crystal display which integrates any they are among a means to memorize the data transmitted with said second signal line for every data for 1-/N Rhine, and a means to output the data for 1 level Rhine to the third signal line at coincidence after memorizing the data for 1 level Rhine. [Claim 3] A means to input an indicative data for a part for every 1 level Rhine from the exterior, and to output the indicative data for 1 level Rhine to the first signal line in claim 1 at coincidence after memorizing, N division of the data for 1 level Rhine transmitted with said first signal line is carried out. The means which carries out a time-sharing output for every indicative data for 1-/N level Rhine at the second signal line, A means to memorize the data transmitted with said second signal line for every data for 1-/N Rhine, The drive circuit of the liquid crystal display which forms any they are among means to output the data for 1 level Rhine to the third signal line at coincidence after memorizing the data for 1 level Rhine on the glass substrate of a liquid crystal panel [claim 4] In the liquid crystal display which performs image display by having the electrode which drives liquid crystal in the pixel section arranged in the shape of a matrix, and impressing an electrical potential difference to said liquid crystal A means to output the indicative data for 1-/N Rhine to the first signal line at coincidence after inputting an indicative data from the exterior, carrying out N division of the indicative data for 1 level Rhine and memorizing for every data for 1-/N level Rhine, A means to memorize the data transmitted with said first signal line for every data for 1-/N Rhine, A means to output to coincidence at the second signal line after memorizing the data for 1 level Rhine, and the drive circuit of the liquid crystal display characterized by supplying the electrical potential difference corresponding to an indicative data with said second signal line at the pixel section.

[Claim 5] A means to output the indicative data for 1-/N Rhine to the first signal line at coincidence after inputting an indicative data from the exterior, carrying out N division of the indicative data for 1 level Rhine in claim 4 and memorizing for every data for 1-/N level Rhine, The drive circuit of the liquid

*crystal display with which both a means to memorize the data transmitted with said first signal line for every data for 1-/N Rhine, and a means to output to the second signal line at coincidence after memorizing the data for 1 level Rhine integrate one side.

[Claim 6] A means to output the indicative data for 1-/N Rhine to the first signal line at coincidence after inputting an indicative data from the exterior, carrying out N division of the indicative data for 1 level Rhine in claim 4 and memorizing for every data for 1-/N level Rhine, The drive circuit of the liquid crystal display with which both a means to memorize the data transmitted with said first signal line for every data for 1-/N Rhine, and a means to output to the second signal line at coincidence after memorizing the data for 1 level Rhine form one side on the glass substrate of a liquid crystal panel.

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Industrial Application] This invention relates to an active-matrix type liquid crystal display, supplies the indicative data especially inputted from the outside to each pixel section, and relates to the drive circuit which performs image display.

[0002]

[Description of the Prior Art] The indicative data and the interface signal were inputted from the exterior, it changed into the driving signal of a liquid crystal display, and the driving signal was given to liquid crystal driving means, such as Hitachi HD66107, and by the liquid crystal driving means, the conventional liquid crystal display incorporated the indicative data the horizontal direction of every one line of a screen with the given driving signal, it is outputting the liquid crystal driver voltage corresponding to the incorporated indicative data to a liquid crystal panel, and was performing image display. However, in the driving means of such a conventional liquid crystal display, red, green, and in the personal computer type which is blue and performs color display, horizontal resolution needed to use said 12 LSI:HD66107 for a drive by 640 dots, and there was a trouble that the price of the whole display became high, for example.

[0003] The conventional liquid crystal display is hereafter explained briefly using <u>drawing 8</u> thru/or <u>drawing 1111</u>.

[0004] Drawing 8 is the block diagram showing the conventional liquid crystal display.

[0005] As for 100, in drawing 8, an indicative data and 101 are the dot clocks to which a Vertical Synchronizing signal and 102 synchronized with the Horizontal Synchronizing signal, and 103 synchronized with the indicative data 100. In this example, in order to treat as a color liquid crystal display, an indicative data 100 has red (it abbreviates to R hereafter.) data, the Green (it abbreviates to G hereafter.) data, and blue (it abbreviates to B hereafter.) data. furthermore, although these indicative

datas 100 have the bit width of face of each arbitration, they are treated at this example as an indicative data of a total of 3-bit width of face by R, G, and B width of face of 1 bit of each. 800 is a data-conversion means and, for 801, as for a shift clock and 107, liquid crystal display data and 802 are [a latch clock and 108] perpendicular start enable signals. 803 is X driving means constituted from HD66107. Among the X driving means 803, 804 are a data shift means and incorporate the liquid crystal display data 801 for one line with the shift clock 802. 807 is data for one line shifted with the one-line data shift means 804. 806 is an one-line data latch means, and latches data 805 with the latch clock 107. With the one-line data latch means 806, the liquid crystal applied voltage corresponding to the data to latch is outputted from a total of 1920 signal lines of 807 of 640 (dot)x3 (R, G, B). 118 is Y driving means and 119 is the scanning line. 120 is a liquid crystal panel.

[0006] <u>Drawing 9</u> is the timing chart showing actuation of the data-conversion means 800 among the block diagrams of the liquid crystal display shown in drawing 8.

[0007] In drawing 9, Vertical Synchronizing signal 101 of (a) is a synchronizing signal of 1 frame period, and Horizontal Synchronizing signal 102 of (b) is a synchronizing signal of 1 level period, and has a repetition frequency far quicker than Vertical Synchronizing signal 101. The dot clock 103 of (c) has a repetition frequency far quicker than Horizontal Synchronizing signal 102, and synchronizes with B data 100B of G data 100G of R data 100R of (d) which is 3 bit data of an indicative data 100, and (e), and (f). Since it is dealt with as a display of 640 dots of horizontal resolution by this example about an indicative data 100, R data 100R sets horizontal data to R1, R2, --, R640 one by one, G data 100G set to G1, G2, --, G640 one by one, and B data 100B is set to B1, B-2, --, B640 one by one. The latch clock 802 of (g) and (I) is a clock generated whenever the X driving means 803 shown in drawing 8 incorporates the indicative data 100 for a water Heiichi line, and is the same frequency as Horizontal Synchronizing signal 102. In addition, (I) reduces and indicates the time scale of (g). The shift clock 802 of (h) and (m) is a clock for the X driving means 803 to incorporate the liquid crystal display data 801 one by one. In addition, (h) reduces and indicates the time scale of (m). In order to set the liquid crystal display data 801 by the interface of the X driving means 803, it is data of 8-bit width of face, and data 801H of (i), data 801A of (n), (j), data 801B of (o) and --, (k), and (p) correspond one by one from the left-hand side of a liquid crystal panel 120. And it is respectively referred to as D1, D2, --, D240 one by one at 8 bitwises. (j) of (n) reduces the time scale of (p), and (i) indicates (k) of (o).

[0008] Drawing 10 is the timing chart having shown actuation of the X driving means 803 of drawing 8, and the Y driving means 118.

[0009] In drawing 10, the X driving means 803 inputs the shift clock 802 of (c) which it incorporates and is a clock which synchronized with (b) for one line, the liquid crystal display data 801 of (e), and it during a round term of the latch clock 107 of (a) and (d). And after incorporating the liquid crystal display data 801 for one line, the data for one line are confirmed [coincidence] during a latch clock's 107 of (d) round term with the latch clock 107 of (d) at the signal line 807 of (f). The perpendicular start enable signal 108 of (g) is a signal which determines a vertical display start location, and if this signal becomes effective, whenever Y-1 of the selection signal (h) of top level Rhine in a perpendicular direction will become effective among the scanning lines 119 and the latch clock 107 will become effective, it chooses Rhine one by one with Y-2 of the selection signal (i) of the second line, and Y-3 of the selection signal (j) of the third line.

[0010] <u>Drawing 11</u> is the block diagram having shown the internal structure of a liquid crystal panel 120 among the block diagrams of the liquid crystal display shown in <u>drawing 8</u>. 1100 is the display pixel section and each pixel section 1100 consists of the thin film transistor (it abbreviates to TFT hereafter.) of 1101 which is a switching element, liquid crystal of 1102, and retention volume of 1103. Liquid crystal 1102 and retention volume 1103 are connected to the confrontation electrode. Moreover, each color filter of R, G, and B shall be attached to each pixel section 1100, and, as for the pixel section 1100–1–1 and 1100–1–2, the filter of R shall take the vertical stripe geometry to which, as for the pixel section 1100–3–1 and 1100–2–2, the filter of G is attached, and, as for the pixel section 1100–3–1 and 1100–3–2.

'the filter of B is attached.

[0011] Hereafter, in order to explain actuation, drawing 8 is referred to anew.

[0012] In drawing 8, the indicative data 100 of R, G, and B one bit serial each is changed into the liquid crystal display data 801 of the 8-bit width of face of R, G, and B mixture through the data-conversion means 800. The actuation is explained in detail using the timing chart of drawing 9. As mentioned above, since the horizontal resolution of the display screen is 640 dots, during a round term of Horizontal Synchronizing signal 102, G1 to G640 is transmitted for R1 to R640, and G data 100G, and, as for an indicative data 100, B1 to B640 is respectively transmitted [R data 100R] for B data 100B by 640-dot a total of 1920 pixels. And it changes into the liquid crystal display data 801. A conversion format of the indicative data originates in the specification of the input interface of the X driving means 803, and the specification of the pixel configuration of a liquid crystal panel 120. Corresponding to [the X driving means 803 is a 8 bit-parallel interface, / it shall correspond per eight and / among the liquid crystal display data 801 shown in drawing 9 / corresponding to the signal line on the left-hand side of a screen in (i) and data 801A of (j) / 801H of (k) and (p) / signal line / 807 / on the right-hand side of a screen] in the signal line 807 which said X driving means 803 generates Moreover, the liquid crystal panel 120 has taken the configuration which has arranged the color filter of R, G, and B one by one from display screen left-hand side as shown also in the block diagram of drawing 11. Therefore, the liquid crystal display data 801 generated with the data-conversion means 800 shown in drawing 8 output G3 data to data 801A of (n) data 801H of G1 data, --, (p) at data 801B of R1 data and (o) synchronizing with the shift clock 802, as shown in drawing 9 . furthermore, in degree cycle of the shift clock 802 R6 are respectively outputted to data 801A of (n) data 801H of R4 data, --, (p) at data 801B of B3 data and (o). With the shift clock 802 at the time of 240 cycles (n) B640 are respectively outputted to data 801A data 801H of B638 data, --, (p) at data 801B of G638 data and (o).

[0013] Moreover, since the indicative data 100 of three bit serials of R, G, and B is changed into the 8-bit liquid crystal display data 801 and the shift clock 802 becomes low frequency from a dot clock 103, the shift clock 802 is possible for generating easily by carrying out dividing of the dot clock 103. Furthermore, the latch clocks 107 are Horizontal Synchronizing signal 102 and this period, and each can generate the perpendicular start enable signal 108 easily from a synchronizing signal from their being Vertical Synchronizing signal 101 and this period.

[0014] Next, actuation of the X driving means 803 is explained in detail using <u>drawing 10</u>. In the X driving means 803, the liquid crystal display data 801, the shift clock 802, and the latch clock 107 are inputted, and it outputs to a signal line 807.

[0015] The liquid crystal display data 801 are incorporated by one line for the one-line data shift means 804 with the shift clock 802. With the one-line data shift means 804, the incorporated data are outputted to the one-line data latch means 806 through data 805. if the liquid crystal display data 801 for one line are incorporated with the shift clock 802 — the latch clock 107 — being effective (letting the time of effective as 'H' level hereafter, and letting the time of an invalid be 'L' level.) — it holds until it becomes, and it is incorporated by the one-line data latch means 806 by one line at coincidence and then the latch clock 107 serves as 'H' level. If data are incorporated by the one-line data latch means 806, with the one-line data shift means 804, it will operate so that the liquid crystal display data 801 of degree Rhine may be incorporated. While the liquid crystal display data 801 of the second line are incorporated with the shift clock 802 during a round term of the latch clock 107, the liquid crystal applied voltage corresponding to the data of the first line is outputted to a signal line 807. Furthermore, while the liquid crystal display data 801 of the third line are incorporated with the shift clock 802, the liquid crystal applied voltage corresponding to the data of the second line is outputted to a signal line 807. In the X driving means 803, this actuation is repeated and is performed.

[0016] Next, it relates with <u>drawing 10</u> R> 0, and actuation of the Y driving means 118 is explained. The Y driving means 118 incorporates the perpendicular start enable signal 108 and the latch clock 107, and makes sequential selection of the scanning line 119. The perpendicular start enable signal 108 is a signal

'which confirms selection of perpendicular direction top Rhine of a liquid crystal panel 120 among the scanning lines 119, and the latch clock 107 is a signal which chooses the sequential-scanning line 119. The actuation is explained using <u>drawing 10</u>. When the liquid crystal applied voltage corresponding to the data of the first line of a signal line 807 is effective, the perpendicular start enable signal 108 serves as 'H' level, and the inside Y-1 of the scanning line 119 serves as 'H' level synchronizing with the latch clock 107. And if the liquid crystal applied voltage corresponding to the data of the second line becomes effective at a signal line 807, the perpendicular start enable signal 108 will be made into 'L' level, the latch clock 107 will be made into 'H' level, the scanning line Y-1 of the first line will serve as 'L' level in the scanning line 119, and the scanning line Y-2 of the second line will serve as 'H' level. In the time of choosing except the first line, the perpendicular start enable signal 108 is changed into 'L' level condition. With all perpendicular direction repetitions [Rhine] and degree frame, the perpendicular start enable signal 108 is again confirmed for this actuation, and this actuation is repeated.

[0017] Next, actuation of the liquid crystal panel 120 of <u>drawing 8</u> is explained using <u>drawing 10 R> 0</u> and

[0018] In drawing 10, the liquid crystal panel 120 consists of the display pixel section 1100 to which the color filter of R, G, and B is added, a signal line 813 which supplies liquid crystal applied voltage to the display pixel section 1100, the scanning line 119 which chooses the display pixel section 1100, and a confrontation electrode 1104 of a signal line 807. Furthermore, the pixel section 1100 consists of TFT(s)1101, the liquid crystal 1102, and retention volume 1103 which are a switching element. Y-1 is connected to the gate electrode of TFT1101 of the pixel section 1100-1-1 of the first line, 1100-2-1, and 1100-3-1 grade among the scanning lines 119, and Y-2 is connected to the gate electrode of TFT1101 of the pixel section 1100-1-2 of the second line, 1100-2-2, and 1100-3-2 grade. The pixel section 1100-1-1, the drain electrode of TFT1101 of 1100-1-2 grade, and X-2 are connected to the drain electrode of TFT1101 of the pixel section 1100-2-1 and 1100-2-2 grade, and X-3 is respectively connected to the drain electrode of TFT1101 of the pixel section 1100-3-1 and 1100-3-2 grade for X-1 of a signal line 807.

[0019] As shown in drawing 11, when the scanning line Y-1 of the first line is in 'H' level condition among the scanning lines 119, TFT1101 of each pixel section 1100 linked to Y−1 will be in an ON state. From a signal line 807, to coincidence, the liquid crystal applied voltage corresponding to data is supplied, and an electrical potential difference is accumulated in liquid crystal 1102 and retention volume 1103 at it through an ON state and TFT1101 which changed. At this time, since TFT1101 of each pixel section linked to the scanning lines 119 other than scanning-line Y-1 is an OFF state, it does not accumulate the liquid crystal applied voltage supplied with a signal line 807 in liquid crystal 1102 and retention volume 1103. Since liquid crystal 1102 has the property to incline to an one direction to the impressed electrical potential difference, the electrical potential difference to impress is controlled, the inclination of liquid crystal 1102 is changed, and it displays by whether light is penetrated or not. Next, the electrical potential difference accumulated previously will be held until TFT1101 will be in an OFF state and TFT1101 will be in an ON state again, if the scanning line Y-1 will be in 'L' level condition. Moreover, if the scanning line Y−1 will be in 'L' level condition, among the scanning lines 119, the scanning line Y−2 of the second line will grow into the condition of 'H' level, and TFT1101 of each pixel section 1100 linked to Y-2 will be in an ON state. From a signal line 807, to coincidence, the liquid crystal applied voltage corresponding to data is supplied, and an electrical potential difference is accumulated in liquid crystal 1102 and retention volume 1103 at it through an ON state and TFT1101 which changed. Since TFT1101 of each pixel section 1100 connected to the scanning lines 119 other than scanning-line Y-2 at this time is an OFF state, it does not accumulate the liquid crystal applied voltage supplied with a signal line 807 in liquid crystal 1102 and retention volume 1103. It was displaying by repeating this actuation successively in Rhine.

[0020]

drawing 11.

[Problem(s) to be Solved by the Invention] The conventional liquid crystal display needed to constitute

'X driving means from two or more LSI. For example, when constituted from Hitachi HD66107, supposing horizontal resolution is 640 dots, 1920 (640(dot) x3(RGB) =) signal lines are required, and 12 outputs of a signal line need to use them by 160 HD66107. The price of the whole liquid crystal display becoming high if two or more LSI for a drive is used, and the technical problem that there was much area which the driving means of the whole liquid crystal display occupies occurred. In order to solve these technical problems, the driving means which adopted the method which can be driven by small components mark is required.

[0021]

[Means for Solving the Problem] It is necessary to drive 1920 signal lines, pressing down the signal line which LSI for a drive outputs, in order to realize LSI for a drive used for X driving means by small components mark. That is, it becomes possible to integrate a driving means by establishing a means to extend a small number of signal line to input to 1920 signal lines, on the glass base of a liquid crystal panel.

[0022] The first The means for solving a technical problem is equipped with a storage means to store temporarily and output the indicative data for 1 level Rhine, a means to carry out time sharing of the memorized data to plurality, and to output them to it, and a means to distribute and output the data which carry out a time-sharing transfer to the signal line with which a liquid crystal panel corresponds. While each crawls on said storage means and the means which carries out a time-sharing output and integrating whether it is a gap, the means which carries out a distribution output is formed on the glass base of a liquid crystal panel at the signal line which corresponds the data transmitted to said time sharing.

[0023] Moreover, the second The means for solving a technical problem is equipped with a storage means to store temporarily and output the indicative data for 1-/N level Rhine, and a means to distribute and output the indicative data for 1-/N level Rhine to the signal line with which a liquid crystal panel corresponds. While integrating said storage means, a means to distribute and output to said signal line is formed on the glass base of a liquid crystal panel.

[0024]

[Function] In said first The means for solving a technical problem, a means to store temporarily the indicative data for 1 level Rhine can output the indicative data for 1 level Rhine to coincidence as parallel data.

[0025] Since the parallel data to input are data for 1 level Rhine, the means which carries out a time-sharing output can be operated to arbitration along with the configuration of a means to distribute and output the assignment of data which carries out time sharing to the signal line with which a liquid crystal panel corresponds, and can be changed into the number of the data lines smaller than the number of the signal lines with which said liquid crystal panel corresponds.

[0026] A means to distribute and output to the signal line with which the data which carried out time sharing are inputted, and a liquid crystal panel corresponds distributes the time-sharing data transmitted with the data line to all the signal lines of a liquid crystal panel, the 1 level period Nakade force is possible, and the data transfer to the pixel section from a signal line carries out the same actuation as the conventional liquid crystal display.

[0027] In said second The means for solving a technical problem, time sharing of the 1 level period is carried out to N time, and a means to store temporarily the indicative data for 1-/N level Rhine can output the indicative data for 1-/N level Rhine to coincidence as parallel data one by one.

[0028] A means to distribute and output to the signal line with which the data which carried out time sharing are inputted, and a liquid crystal panel corresponds distributes the time-sharing data transmitted with the data line to all the signal lines of a liquid crystal panel, the 1 level period Nakade force is possible, and the data transfer to the pixel section from a signal line carries out the same actuation as the conventional liquid crystal display.

[0029]

"[Example] One example of this invention is explained using <u>drawing 4</u> from <u>drawing 1</u>. [0030] <u>Drawing 1</u> is the block diagram of the liquid crystal display which used the liquid crystal drive circuit of this invention.

[0031] As for 100, in <u>drawing 1</u>, an indicative data and 101 are the dot clocks to which a Vertical Synchronizing signal and 102 synchronized with the Horizontal Synchronizing signal, and 103 synchronized with the indicative data 100. In this example, in order to deal with it as a color liquid crystal display, an indicative data 100 has a red signal (it abbreviates to R hereafter.), the Green signal (it abbreviates to G hereafter.), and a blue signal (it abbreviates to B hereafter.). furthermore, although these indicative datas have the bit width of face of each arbitration, they are dealt with at this example as an indicative data of a total of 3-bit width of face by R, G, and B width of face of 1 bit of each. 104 is a data-conversion means and, for the first liquid crystal display data and 106, as for a latch clock and 108, a shift clock and 107 are [105 / a perpendicular start enable signal and 109] the Rhine data selection signals. 110 is a data shift means and is dividing the field into 6 blocks of 110-1 to 110-6 in this example. 111-1 to 111-6 is the second liquid crystal display data, and is outputted from each field of the one-line data shift means 110. 111-6 is the parallel data of 320-bit width of face respectively (640(horizontal resolution) x3(RGB) /6(block) =) from the liquid crystal display data 1.11-1. 112-1 to 112-6 is a data latch means, and 113-1 to 113-6 is the third liquid crystal display data of 320-bit width of face respectively. 114 is a multiplexer, chooses as time sharing the third liquid crystal display data 113 divided into six, and outputs it as fourth liquid crystal display data of 115. 116 is the Rhine data distribution means, carries out the sequential storage of the fourth liquid crystal display data 115 which carried out time sharing to six, and outputs it to the signal line of 117 at coincidence. 118 is Y driving means and 119 is the scanning line. 120 is a liquid crystal panel.

[0032] Drawing 2 is the block diagram of the Rhine data distribution means 116 shown in drawing 1. [0033] In drawing 2, six Rhine data selection signals 119 are set to 119–1,119–2,119–3,119–4,119–5,119–6. 200 is a sample hold means which samples, stores temporarily the liquid crystal display data 111 to input, and carries out a dual output further. The Rhine data distribution means 116 will be equipped with these 320 sample hold means 200. (To drawing 2, only 200–1,200–2,200–3 is indicated.) Each sample hold means 200 shares one in the liquid crystal display data 115 for every adjacent pixel data, and has the function distributed to six signal lines 117. 201 is a switching element which samples an input signal among the sample hold means 200, and 202 is a hold means to store an input signal temporarily. The hold means 202 can consist of capacity. The memorized data are transmitted with the data line of 203. 204 is the confrontation electrode of the hold means 202. 205 is a switching element for outputting at coincidence the data stored temporarily for the hold means 202 to a signal line 117. 206 is a hold means to hold the data outputted to a signal line 117 during a 1 level period. The hold means 206 can consist of capacity.

[0034] <u>Drawing 3</u> is the timing chart showing actuation of the data-conversion means data shift means data latch means 112 of 110 or 1 line of 104 or 1 line, and a multiplexer 114 among the liquid crystal displays shown in <u>drawing 1</u>.

[0035] In drawing 3, it is that Horizontal Synchronizing signal 102 of (a) is once effective in a 1 level period (it considers as 'L' level hereafter at the time of 'H' level and an invalid at the time of effective.), and the becoming signal, and the dot clock 103 of (b) synchronizes with the indicative data 100 of (c), (d), and (e). Red signal 100R of (c) which is an indicative data 100 in this example, Blue signal 100B of Green signal 100G of (d) and (e) makes horizontal resolution of the display screen 640 dots respectively. during a level period — red signal 100R of (c) — order — R1, R2, —, R640 — in Green signal 100G of (d), G1, G2, —, G640 are transmitted in order, and blue signal 100B of (e) transmits B1, B-2, —, B640 in order by part a total of 1920 pixels for 640 pixels of each. The latch clock 107 of (f) is Horizontal Synchronizing signal 102 and this frequency of (a), and can be easily created from Horizontal Synchronizing signal 102. The shift clock 106 of (g) is a clock with one half of the frequencies of the dot clock 103 of (b), and parallelizes the indicative data 100 of 3-bit width of face to the first liquid crystal

'display data 105 of 6-bit width of face. To the data 105R1 of (h), the odd-pixel data R1 and R3 of R, --, To the data 105R2 of (i), R639 The even number data R2 and R4 of odd pixels of R, --, To data 105G1, R640 The odd-pixel data G1 of G, G3, --, G639 -- the odd-pixel data B1, B3, --, B639 of B are transmitted to data 105B1, and even-pixel data B-2 of B, B4, --, B640 are transmitted for the evenpixel data G2, G4, --, G640 of G to data 105 B-2 of (j) data 105G2. (not shown [data 105G1, data 105G2, and data 105B1]) (I), (m), and (n) are the second shifted liquid crystal display data 111. In addition, (h) and (o) are the latch clocks 107 which reduced and indicated the time scale of (f). (p), (q), and (r) are the third liquid crystal display data 113 which synchronized with the latch clock 107 of (o). (s), (t), (u), (v), (w), and (x) are 119-6 from the Rhine data selection signal 119-1. (y) carries out a timesharing output at the fourth liquid crystal display data 115 which carries out time sharing and carries out data transfer. the liquid crystal display data 105 of (y) -- during a 1 level period -- the data 113R1 of (p) -- D1 -- the data 113R2 of (q) -- D2 -- data 113G1 -- D3 -- data 113B1 are outputted to D5, and data 113 B-2 of (r) is outputted for data 113G2 to D4 D6. (Data 113G1,113G2,113B1 is not shown.) Drawing 4 is the timing chart having shown actuation of the Rhine data distribution means 116 shown in drawing 2. In addition, although only the sample hold means 200-1 is indicated in order to simplify explanation, also in other sample hold means, timing of operation is the same. [0036] drawing 4 -- setting -- the Rhine data selection signal 119-1 of (a) -- D1 of the fourth liquid crystal display data 115 of (g) -- synchronizing -- 119-2 of (b) -- D2 -- 119-3 of (c) -- D3 -- 119 of

[0036] drawing 4 — setting — the Rhine data selection signal 119–1 of (a) — D1 of the fourth liquid crystal display data 115 of (g) — synchronizing — 119–2 of (b) — D2 — 119–3 of (c) — D3 — 119 of (d) — in –4, 119–5 of (e) synchronizes with D5, and 119–6 of (f) synchronizes with D4 at D6. (m) is 203–6 from the held data 203–1 from (h). And the data of (t) are 117–6 from (o) from the signal line 117–1 outputted to coincidence synchronizing with the Rhine data selection signal 119–6 of (n).

[0037] Hereafter, in order to explain actuation, drawing 1 is referred to anew.

[0038] In <u>drawing 1</u>, the indicative data 100 of R, G, and B one bit serial each is changed into the liquid crystal display data of R, G, and B two bit parallel each through the data-conversion means 104. The actuation is explained using the timing chart of <u>drawing 3</u>. In an indicative data 100, the dot clock 102 of (b) and the shift clock 106 of (g) perform serial parallel conversion separated for every G data 100G of R data 100R of (c), and (d), even-pixel data of B data 100B of (e), and odd-pixel data. Among the first liquid crystal display data 105, to the liquid crystal display data 105R1 of (h) That is, the odd-pixel data R1 and R3 of R data 100R, —, R637 and R639 to the liquid crystal display data 105R2 of (i) The even-pixel data R2 and R4 of R data 100R, —, R638 and R640 to liquid crystal display data 105G1 The odd-pixel data G1 of G data 100G, G3, —, G637 and G639 to liquid crystal display data 105G2 The even-pixel data G2 and G4 of G data 100G, —, The odd-pixel data B1 and B3 of B data 100B, —, B637 and B639 are transmitted to the liquid crystal display data 105B1, and even-pixel data B-2 of B data 100B, B4, —, B638 and B640 are transmitted for G638 and G640 to liquid crystal display data 105 B-2 of (j). (Liquid crystal display data 105G1,105G2,105B1 is not shown.) It turns out that the liquid crystal display data 105 synchronize with the shift clock 106.

[0039] In drawing 1, the data shift means 110 incorporates the liquid crystal display data 105 with the shift clock 106. the data shift means 110R1 — the liquid crystal display data 105R1 and the data shift means 110R2 — the liquid crystal display data 105R2 and data shift means 110G — liquid crystal display data 105G2 and the data shift means 110B1 operate, as 1 is [the liquid crystal display data 105B1 and data shift means 110 B-2] crowded in liquid crystal display data 105G1 and it been crowded in data shift means 110G2 each picking in liquid crystal display data 105 B-2. The incorporated data are respectively outputted from each data shift means 110 as second liquid crystal display data 111 with parallel 320-bit width of face. In drawing 3, the liquid crystal display data 111R2 were shown in the liquid crystal display data 111R1 and (m), and timing was shown for liquid crystal display data 111 B-2 in (n) at (l). (Liquid crystal display data 111G1,111G2,111B1 is not shown.) In order to simplify future explanation, each is named D1, D2, —, D6 generically.

[0040] In <u>drawing 1</u>, with the data latch means 112, synchronizing with the latch clock 107, the data for 1 level Rhine are latched to coincidence, and data **** in the same level Rhine is performed, the latch

means 112R1 — the liquid crystal display data 111R1 — the latch means 112R2 — the liquid crystal display data 111R2 — latch means 112G1 — liquid crystal display data 111G1 — in latch means 112G2, the latch means 112B1 latches the liquid crystal display data 111B1, and latch means 112 B-2 latches respectively liquid crystal display data 111 B-2 for liquid crystal display data 111G2. The actuation is shown in drawing 3. The latch clock 107 of (o) is a signal which becomes effective for every 1 level period, latches the liquid crystal display data 111 of (l), (m), and (n), and uses them as the third liquid crystal display data 113. In addition, in the liquid crystal display data 111R1 of (l), the liquid crystal display data 111R2 of (m) turn into the liquid crystal display data 113R2 of (q), and liquid crystal display data 111 B-2 of (n) turns into liquid crystal display data 113 B-2 of (r) to the liquid crystal display data 113R1 of (p). This actuation is repeated successively.

[0041] Each liquid crystal display data 113 of drawing 1 are inputted into a multiplexer 114, with the Rhine data selection signal 109, carry out time sharing of the 1 level period to six, and carry out a sequential output. In this example, the Rhine data selection signal 109 is a signal which it constitutes from six signals, and at least each shifts a phase, and becomes effective. Actuation of a multiplexer 114 is shown in drawing 3. After the Rhine data selection signal 109 becomes effective from 109–1 of (s) one by one with those of 109–1 to 109–6 with a total of six of (s), (t), (u), (v), (w), and (x), and the illustrated timing and confirms 109–6 of (x), it repeats 109–1 to this actuation of (s) again in the next 1 level period. And in each data line selection signal 109, the liquid crystal display data 113 which corresponded respectively are chosen, and it outputs to the fourth liquid crystal display data 115 of (y). That is, among the liquid crystal display data 113, 109–2 of (t) chooses 113R2 of (q), 109–6 of (x) chooses 113 B–2s of (r) for 113R1 of (p), and 109–1 of (s) confirms D1 to D6 during a 1 level period one by one. Moreover, since time sharing control of the fourth liquid crystal display data 115 is carried out, it changes with the parallel data of 320–bit width of face.

[0042] In drawing 1, the fourth liquid crystal display data 115 is inputted into the Rhine data distribution means 116, and it operates so that a dual output may be carried out to 1920 of a signal line 117. Actuation of the Rhine data latch means 116 is explained using drawing 2 and drawing 4 R> 4. [0043] In drawing 2, with the sample hold means 200, the fourth liquid crystal display data 115 is respectively inputted from X-1 and X-2 grade, and it connects common to the input line of six switching elements 201. Furthermore, the Rhine data selection signal 119 corresponding to six switching elements 201 is inputted according to an individual. The Rhine data selection signal 119 which synchronized with each data the liquid crystal display data 115 inputted by time sharing becomes effective one by one, six switching elements 201 are made into an ON state one by one, and it stores temporarily for the hold means 202 via the data line 203. In order to simplify explanation, drawing 4 is used about the sample hold means 220-1, and actuation is explained. 119-6 latches the data inputted from the signal line 115 of (g) by time sharing from the Rhine data selection signal 119-1 of (a) to (f). The Rhine data selection signal 119-1 of (a) D1 [effective] with the signal line 115 of (g) In the Rhine data selection signal 119-2 of (b), the Rhine data selection signal 119-3 of (c) D2 D3 In the Rhine data selection signal 119-4 of (d), the Rhine data selection signal 119-5 of (e) D4 D5 The Rhine data selection signal 119-6 of (f) latches D6, and outputs it to the data line 203-1 of (h), the data line 203-2 of (i), the data line 203-3 of (j), the data line 203-4 of (k), the data line 203-5 of (l), and the data line 203-6 of (m) respectively. [0044] The data which return to drawing 2 and change that it is effective in the data line 203 are outputted to coincidence from a signal line 117 while a switching element 205 will be turned on and will be memorized by the hold means 206, if it has connected with the input line of a switching element 205 and the Rhine data selection signal 119-6 which is a selection signal of a switching element 205 becomes effective. Drawing 4 explains the actuation. Since it is the timing to which the data for the same level Rhine are equal to each data line 203 at the time when the Rhine data selection signal 119-6 is effective, it will perform data **** for one line to this timing, and will output it to a signal line 117. To the data 117-1 of (o), the data 203-1 of (h) the data 203-2 of (i) to the data 117-2 of (p) the data 203-3 of (j) -- the data 117-3 of (q) -- the data 203-4 of (k) -- data 117- of (r) -- the data 203-5 of (l) are

'carried out at the data 117-5 of (s), and the data 203-6 of (m) carry out a synchronous output to the data 117-6 of (t) 4. The data to output are held until the Rhine data selection signal 119-6 of (n) becomes again effective. And it outputs to the liquid crystal panel 120 shown in drawing 1, and image display is performed. Although the data shift means 110 and the data latch means 111 which are shown in drawing 1 were divided into 6 blocks and data were processed in this example in the sample hold means 200 of the Rhine data distribution means 116 shown in drawing 2 in order to distribute the one data line to six signal lines When the number which the sample hold means 200 shown in drawing 2 distributes increases, it can respond by making the block count which the data shift means 110 shown in drawing 1 and the data latch means 111 divide increase.

[0045] It is also possible to constitute either on the glass base of a liquid crystal panel here among the data-conversion means 104 shown in <u>drawing 1</u>, the data shift means 110, the data latch means 112, a multiplexer 114, and the Rhine data distribution means 116, and it is also possible to integrate two or more means.

[0046] Another example of this invention is explained using drawing 7 from drawing 5.

[0047] <u>Drawing 5</u> is the block diagram of the liquid crystal display which used the liquid crystal drive circuit of this invention.

[0048] In drawing 5, 500 is a data-conversion means and, for 501, as for a shift clock and 503, the first liquid crystal display data and 502 are [a 1/N Rhine data latch clock and 504] the Rhine data selection signals. 505 is a 1-/N Rhine data shift means, and incorporates the liquid crystal display data 501 with the shift clock 502. In this example, it goes ahead with the talk as N=6. 506 is the second liquid crystal display data, and is the parallel data of 320 (640(horizontal resolution) $\times 3(RGB)/6(1/6-line data) =)$ bit width of face. 507 is a 1-/N Rhine data latch means, and 508 is the third liquid crystal display data. The liquid crystal display data 508 are also the parallel data of 320-bit width of face. 509 is the Rhine data distribution means and 510 is 1920 signal lines.

[0049] <u>Drawing 6</u> is the block diagram of the Rhine data distribution means 509 shown in <u>drawing 5</u>. [0050] In <u>drawing 6</u>, the Rhine data selection signal 504 consists of six signals of 504–1 to 504–6. The third liquid crystal display data 508 consists of 320 signals of 508–1 to 508–320. 1920 from 600–1 to 600–1920 which 600 is a switching element and is the total of a signal line 510 are the minimum configuration number. 601 is the data line which transmits the output data of each switching element 600. 602 is a hold means and can consist of capacity. 603 is the confrontation electrode of the hold means 602. 604 is a switching element and 605 is a hold means to hold 1 level period data. A signal line 510 consists of 1920 signals of 510–1 to 510–1920.

[0051] <u>Drawing 7</u> is the timing chart showing the timing of the input signal of the data-conversion means 500 of the liquid crystal display of <u>drawing 5</u>, and the interior action of the Rhine data distribution means 509 shown in <u>drawing 6</u>. (a) and (f) are Horizontal Synchronizing signals 102, and (f) reduces the time scale of (a). (g) is the 1-/N Rhine data latch clock 503, and it operates so that time sharing of the indicative data of a 1 level part may be carried out to six. (h) is the third liquid crystal display data 508 by which time sharing was carried out to six. 504-6 synchronizes with each of the liquid crystal display data 508 which carried out time sharing to six from the Rhine data selection signal 504-1 of (i) to (n). In order to simplify explanation, (t) shows from (o) only actuation of the data line 604-1,604-321 which performs data transfer, 604-641, 604-961, 604-1281, and 604-1601. Furthermore, (z) shows from (u) actuation of the signal line 510-1,510-321 which carries out data transfer synchronized with the Rhine data selection signal 504-6 of (n), 510-641, 510-961, 510-1281, and 510-1601.

[0052] Hereafter, in order to explain actuation, drawing 5 is referred to anew.

[0053] In drawing 5, the indicative data 100 of R, G, and B one bit serial each is changed into the liquid crystal display data 501 of two or more bit width of face of R, G, and B mixture through the data-conversion means 104. The bit width of face to change originates only in the rate which performs the shift action of a 1-/N Rhine data shift means, that is, it is made for the clock frequency of the shift clock 502 to become lower than the shift frequency of the 1-/N Rhine data shift means 505. The first

'liquid crystal display data 501 is incorporated by the 1-/N Rhine data shift means 505 one by one with the shift clock 502, and is outputted as second liquid crystal display data 506 which is the parallel data of 320-bit width of face. In the 1-/N Rhine data latch means 507, the 1-/N Rhine data latch clock 503 serves as 'H' level to the timing to which one sixth of data, i.e., the data for 320 pixels, are equal to the second liquid crystal display data 506 among the indicative datas for 1 level Rhine. This actuation is explained using drawing 7. During a round term of Horizontal Synchronizing signal 102 of (f), the 1-/N Rhine data latch clock 503 of (g) synchronizes with the second liquid crystal display data 506, and changes with 6 times 'H' level. And a time-sharing output is carried out at the third liquid crystal display data 508 of (h).

[0054] Actuation of the Rhine data distribution means 509 in drawing 5 is explained using drawing 6 and drawing 7. A signal line 508-1 is inputted into a switching element 600-1,600-7, --, 600-1915 and 6pixel spacing in drawing 6. Similarly, a signal line 508-2 is inputted into a switching element 600-2,600-8, --. 600-1916, and a signal line 508-6 is inputted into a switching element 600-6,600-16, --, 600-1920. Moreover, the Rhine data selection signal 504-2 is inputted into a switching element 600-321,600-322, --, 600-640, and the Rhine data selection signal 504-1 inputs the Rhine data selection signal 504-6 into a switching element 600-1,600-2, ---, 600-320 a switching element 600-1601, 600-1602, ---, 600-1920. By the third liquid crystal display data 508, when the data corresponding to 600-320 are inputted from a switching element 600-1, the Rhine data selection signal 504-1 changes that it is effective, 600-320 consists of a switching element 600-1 with an ON state, and it stores temporarily from the hold means 602-1 via 601-320 from each data line 601-1 602-320. Next, by the third liquid crystal display data 508, when the data corresponding to 600-640 are inputted from a switching element 600-321, the Rhine data selection signal 504-2 becomes effective, 600-640 consists of a switching element 600-321 with an ON state, and it stores temporarily from the hold means 602-321 via 601-640 from each data line 601-321 602-640. This actuation is repeated and it stores temporarily for all the hold means 602. If the data for 1 level Rhine are processed in said actuation, all the switching elements 604 linked to the Rhine data selection signal 504-6 will change with an ON state, and will output to a signal line 510 at coincidence. Furthermore, since data equivalent to the data outputted to all the hold means 605 at a signal line 510 at this time are memorized, from the signal line 510 in a 1 level period, the same data will be again outputted until a switching element 604 will be in an ON state that is,. In addition, while processing data **** with the switching element 604 and the hold means 605, with a switching element 600 and the hold means 602, processing which the above-mentioned [the data of degree Rhine] described will be carried out. This actuation is explained using drawing 7. The data corresponding to the Rhine data selection signal 504-1 of (i) transmitted by the liquid crystal display data 508 of (h) are outputted to the data line 604-1 of (o). Like the following the data corresponding to the Rhine data selection signal 504-2 of (j) to the data line 604-321 of (p) The data corresponding to the Rhine data selection signal 504-3 of (k) to the data line 604-641 of (q) The data corresponding to the Rhine data selection signal 504-4 of (I) to the data line 604-961 of (r) The data corresponding to the Rhine data selection signal 504-6 of (n) for the data corresponding to the Rhine data selection signal 504-5 of (m) are outputted to the data line 604-1281 of (s) at the data line 604-1601 of (t). And degree Rhine or subsequent ones repeats the same actuation, and the timing to which the data for one line are equal to the data line 604 -- that is, When the Rhine data selection signal 504-6 changes with 'H' level, the data line 604-1 of (o) to the signal line 510-1 of (u) To the signal line 510-1 of (v), the data line 604-1 of (p) the data line 604-1 of (q) to the signal line 510-1 of (w) The data line 604-1 of (s) is outputted to the signal line 510-1 of (y), and the data line 604-1 of (r) outputs the data line 604-1 of (z) to the signal line 510-1 of (x) at the signal line 510-1 of (u). When the Rhine data selection signal 504-6 changes again that it is effective, the data of degree Rhine change that it is effective during a 1 level period, and display on the liquid crystal panel 120 of drawing 5 by repeating this.

[0055] It is also possible to constitute either on the glass base of a liquid crystal panel here among the 505 or 1/N Rhine data latch means 507 of 500 or 1/N Rhine data shift means of data-conversion means

shown in drawing 5 and the Rhine data distribution means 116, and it is also possible to integrate two or more means.

[0056]

[Effect of the Invention] According to this invention, the switching element and hold means within the Rhine data distribution means can consist of few tooth spaces on a glass base like TFT inside a liquid crystal panel, or retention volume.

[0057] Furthermore, a driving means is divided into a data storage means and a data distribution means, since bus width of face which transmits said data can be made fewer than the signal line of a liquid crystal panel, a data storage means can be integrated easily and the drive circuit of a liquid crystal display can consist of having made the data to transmit into time sharing on a scale of few circuits.

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.

3.In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] The block diagram of the liquid crystal display using one example of this invention,

[Drawing 2] The block diagram of the Rhine data distribution means shown in $\underline{\text{drawing 1}}$,

[Drawing 3] The timing chart showing actuation of the data-conversion means shown in drawing 1,

[Drawing 4] Drawing 1, the explanatory view of the Rhine data distribution means shown in drawing 2 of operation,

[Drawing 5] The explanatory view of the liquid crystal display using one example of this invention,

[Drawing 6] The block diagram of the Rhine data distribution means shown in drawing 5,

[Drawing 7] The timing chart showing actuation of the liquid crystal display shown in drawing 5,

[Drawing 8] The block diagram of the conventional liquid crystal display,

[Drawing 9] The timing chart showing actuation of the data-conversion means shown in drawing 8,

[Drawing 10] The timing chart showing actuation of X driving means shown in drawing 8, and Y driving means,

[Drawing 11] The block diagram of the liquid crystal panel shown in drawing 8 .

[Description of Notations]

100 — An indicative data, 103 — A dot clock, 104 — Data-conversion means, 105 — The first liquid crystal display data, 106 — A shift clock, 107 — Latch clock, 110 — A data shift means, 111 — The second liquid crystal display data, 112 — Data latch means, 113 [— The Rhine data distribution means, 117 / — A signal line, 118 / — Y driving means, 119 / — The scanning line, 120 / — Liquid crystal panel.] — The third liquid crystal display data, 114 — A multiplexer, 115 — The fourth liquid crystal display data, 116

[Translation done.]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

特開平5-11724

(43)公開日 平成5年(1993)1月22日

(51)Int.Cl.⁵

識別記号

庁内整理番号

技術表示箇所

G 0 9 G 3/36

7926-5G

G 0 2 F 1/133

5 5 0

7820-2K

審査請求 未請求 請求項の数6(全 18 頁)

(21)出願番号

特願平3-165355

(22)出願日

平成3年(1991)7月5日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 古橋 勉

横浜市戸塚区吉田町292番地株式会社日立 製作所マイクロエレクトロニクス機器開発

研究所内

(72)発明者 真野 宏之

横浜市戸塚区吉田町292番地株式会社日立 製作所マイクロエレクトロニクス機器開発

研究所内

(74)代理人 弁理士 小川 勝男

最終頁に続く


(54) 【発明の名称】 液晶表示装置の駆動回路

(57)【要約】

【目的】外部システムから表示データを入力し、表示を 行なう液晶表示装置において、液晶パネルのガラス基盤 上に駆動回路を構成し、少ない部品点数で低コスト化が 可能な駆動回路を提供する。

【構成】表示データ100を複数のブロックに分割し記憶する一ラインデータシフト手段110と、一ラインデータラッチ手段112と、データを時分割出力するマルチプレクサ114と、信号線117に時分割したデータ115を分配して出力するラインデータ分配手段で構成できる。

② 1



【特許請求の範囲】

【請求項1】マトリックス状に配列した画素部に液晶を駆動する電極を有し、前記液晶に電圧を印加することで画像表示を行なう液晶表示装置において、外部から一水平ライン分毎に表示データを入力し、記憶した後、第一の信号線に、一水平ライン分同時に出力する手段と、前記第一の信号線で転送する一水平ライン分のデータをN分割して、第二の信号線に、1/N水平ライン分のデータをN分割して、第二の信号線に、1/N水平ライン分のデータ毎に時分割出力する手段と、前記第二の信号線で転送するデータを1/Nライン分のデータ毎に記憶した後、第三の信号線に、一水平ライン分のデータを同時に出力する手段と、前記第三の信号線で画像データに対応する電圧を画素部に供給することを特徴とする液晶表示装置の駆動回路。

【請求項2】請求項1において、外部から一水平ライン分毎に表示データを入力し、記憶した後、第一の信号線に、一水平ライン分同時に出力する手段と、前記第一の信号線で転送する一水平ライン分のデータをN分割して、第二の信号線に、1/N水平ライン分の表示データ毎に時分割出力する手段と、前記第二の信号線で転送するデータを1/Nライン分のデータ毎に記憶する手段と、一水平ライン分のデータを記憶した後、第三の信号線に、一水平ライン分のデータを同時に出力する手段の内、何れかを集積化する液晶表示装置の駆動回路。

【請求項3】請求項1において、外部から一水平ライン分毎に表示データを入力し、記憶した後、第一の信号線に、一水平ライン分の表示データを同時に出力する手段と、前記第一の信号線で転送する一水平ライン分のデータをN分割して、第二の信号線に、1/N水平ライン分の表示データ毎に時分割出力する手段と、前記第二の信号線で転送するデータを1/Nライン分のデータ毎に記憶する手段と、一水平ライン分のデータを記憶した後、第三の信号線に、一水平ライン分のデータを同時に出力する手段の内、何れかを液晶パネルのガラス基板上に形成する液晶表示装置の駆動回路

【請求項4】マトリックス状に配列した画素部に液晶を駆動する電極を有し、前記液晶に電圧を印加することで画像表示を行なう液晶表示装置において、外部から表示データを入力し、一水平ライン分の表示データをN分割し、1/N水平ライン分のデータ毎に記憶した後、第一の信号線に、1/Nライン分の表示データを同時に出力する手段と、前記第一の信号線で転送するデータを1/Nライン分のデータ毎に記憶する手段と、一水平ライン分のデータを記憶した後、第二の信号線に、同時に出力する手段と、前記第二の信号線で表示データに対応する電圧を画素部に供給することを特徴とする液晶表示装置の駆動回路。

【請求項5】請求項4において、外部から表示データを入力し、一水平ライン分の表示データをN分割し、1/

2

N水平ライン分のデータ毎に記憶した後、第一の信号線に、1/Nライン分の表示データを同時に出力する手段と、前記第一の信号線で転送するデータを1/Nライン分のデータ毎に記憶する手段と、一水平ライン分のデータを記憶した後、第二の信号線に、同時に出力する手段の何れも、又は一方を集積化する液晶表示装置の駆動回路。

【請求項6】請求項4において、外部から表示データを入力し、一水平ライン分の表示データをN分割し、1/N水平ライン分のデータ毎に記憶した後、第一の信号線に、1/Nライン分の表示データを同時に出力する手段と、前記第一の信号線で転送するデータを1/Nライン分のデータ毎に記憶する手段と、一水平ライン分のデータを記憶した後、第二の信号線に、同時に出力する手段の何れも、又は一方を液晶パネルのガラス基板上に形成する液晶表示装置の駆動回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、アクティブマトリックスタイプの液晶表示装置に係り、特に、外部から入力する表示データを各画素部に供給し、画像表示を行なう駆動回路に関する。

[0002]

【従来の技術】従来の液晶表示装置は、外部から表示データとインターフェイス信号を入力し、液晶表示装置の駆動信号に変換し、駆動信号を日立製HD66107などの液晶駆動手段に与え、液晶駆動手段では、与えられた駆動信号で表示データを画面の水平方向一ライン分ずつ取り込み、取り込んだ表示データに対応した液晶駆動電圧を液晶パネルに出力することで、画像表示を行っていた。しかし、このような従来の液晶表示装置の駆動手段では、例えば、水平解像度が640ドットで赤色、緑色、青色でカラー表示を行なうパソコンタイプの場合、前記駆動用LSI:HD66107を十二個使用する必要があり、表示装置全体の価格が高くなるといった問題点があった。

【0003】従来の液晶表示装置を以下、図8ないし図11を用いて一通り説明する。

【0004】図8は、従来の液晶表示装置を示すブロック図である。

【0005】図8において、100は表示データ、101は垂直同期信号、102は水平同期信号、103は表示データ100に同期したドットクロックである。本実施例では、カラー液晶表示装置として扱うため、表示データ100はレッド(以下、Rと略す。)データ、グリーン(以下、Gと略す。)データ、ブルー(以下、Bと略す。)データをもつ。更に、これらの表示データ100は、各々任意のビット幅をもつが、本実施例では、

R、G、B各々ービット幅で計三ビット幅の表示データ 50 として扱う。800はデータ変換手段であり、801は

液晶表示データ、802はシフトクロック、107はラッチクロック、108は垂直スタートイネーブル信号である。803はHD66107で構成したX駆動手段である。X駆動手段803のうち、804はデータシフト手段であり、一ライン分の液晶表示データ801をシフトクロック802によって取り込む。807は一ラインデータシフト手段804でシフトされた一ライン分のデータである。806は一ラインデータラッチ手段であり、データ805をラッチクロック107でラッチする。一ラインデータラッチ手段806では、ラッチするデータに対応した液晶印加電圧を640(ドット)×3(R、G、B)の計1920本の807の信号線から出力する。118はY駆動手段、119は走査線である。120は液晶パネルである。

【0006】図9は、図8に示した液晶表示装置のブロック図のうち、データ変換手段800の動作を示すタイミング図である。

【0007】図9において、(a)の垂直同期信号10 1は一フレーム周期の同期信号であり、(b)の水平同 期信号102は一水平周期の同期信号であり垂直同期信 号101よりはるかに速い繰返し周波数をもつ。(c) のドットクロック103は、水平同期信号102よりは るかに速い繰返し周波数をもち、表示データ100の三 ビットデータである(d)のRデータ100R、(e) のGデータ100G、(f)のBデータ100Bに同期 している。表示データ100に関して本実施例では、水 平解像度640ドットの表示として取扱うので水平方向 のデータをRデータ100Rは順次R1、R2、…、R 640とし、Gデータ100Gは順次G1、G2、…、 G 6 4 0 とし、B データ 1 0 0 B は、順次、B 1、B 2、…、B640とする。(g)と(1)のラッチクロ ック802は図8に示すX駆動手段803が水平一ライ ン分の表示データ100を取り込む毎に発生するクロッ クであり、水平同期信号102と同一周波数である。な お(1)は(g)のタイムスケールを縮小して記載した ものである。(h)と(m)のシフトクロック802は X駆動手段803が順次液晶表示データ801を取り込 むためのクロックである。なお(h)は(m)のタイム スケールを縮小して記載したものである。液晶表示デー タ801はX駆動手段803のインターフェイスにあわ せるため八ピット幅のデータであり、液晶パネル120 の左側から順次(i)と(n)のデータ801A、

(j) と(o) のデータ801B、…、(k) と(p) のデータ801Hが対応している。そして、各々八ピット単位に順次D1、D2、…、D240とする。(i) は(n) の、(j) は(o) の、(k) は(p) のタイムスケールを縮小して記載したものである。

【0008】図10は、図8のX駆動手段803とY駆動手段118の動作を示したタイミング図である。

【0009】図10において、X駆動手段803は、

4

(a) と(d) のラッチクロック107の一周期中に一ライン分の(b) と(e) の液晶表示データ801とそれに同期した取り込みクロックである(c) のシフトクロック802を入力する。そして、一ライン分の液晶表示データ801を取り込んだのちに、(d) のラッチクロック107で同時に一ライン分のデータを(f) の信号線807に(d) のラッチクロック107の一周期の間有効とする。(g) の垂直スタートイネーブル信号108は垂直方向の表示スタート位置を決定する信号であり、この信号が有効になると走査線119のうち垂直方向最上位の水平ラインの選択信号(h) のY-1が有効となり、ラッチクロック107が有効になる毎に第二ラインの選択信号(i) のY-2、第三ラインの選択信号(j) のY-3と順次ラインを選択する。

【0010】図11は、図8に示した液晶表示装置のプロック図のうち、液晶パネル120の内部構造を示したプロック図である。1100は表示画素部であり、各々の画素部1100はスイッチング素子である1101の薄膜トランジスタ(以下、TFTと略す。)と、1102の液晶と、1103の保持容量からなる。液晶1102 および保持容量1103は対抗電極に接続されている。また各々の画素部1100には、R、G、Bの各カラーフィルタが付いており、画素部1100-1-1、1100-1-2はRのフィルタが、画素部1100-2-1、1100-2-2はGのフィルタが、画素部1100-3-1、1100-3-1、1100-3-2は、Bのフィルタが付いている縦ストライプ構造をとるものとする。

【0011】以下、動作を説明するために、改めて図8を参照する。

【0012】図8において、R、G、B各一ピットシリ アルの表示データ100は、データ変換手段800を介 してR、G、B混在の八ビット幅の液晶表示データ80 1に変換される。その動作を図9のタイミング図を用い て詳しく説明する。前述のように表示画面の水平解像度 は640ドットであるから、水平同期信号102の一周 期中に表示データ100はRデータ100RがR1から R640、Gデータ100GがG1からG640、Bデ ータ100BがB1からB640の各々640ドット 分、計1920画素分転送される。そして、液晶表示デ ータ801に変換する。その表示データの変換フォーマ ットはX駆動手段803の入力インターフェイスの仕様 と液晶パネル120の画素構成の仕様に起因する。X駆 動手段803は八ビットパラレルインターフェイスであ り、前記X駆動手段803の生成する信号線807とは 八本単位に対応しており、図9に示す液晶表示データ8 01のうち(i)と(j)のデータ801Aが画面左側 の信号線に、(k)と(p)の801Hが画面右側の信 号線807に対応するものとする。また、液晶パネル1 20は図11のブロック図にも示すように表示画面左側 50 から順次R、G、Bのカラーフィルタを配置した構成を

とっている。よって、図8に示すデータ変換手段800で生成される液晶表示データ801は図9に示すように(n)のデータ801AにR1データ、(o)のデータ801BにG1データ、…、(p)のデータ801HにG3データをシフトクロック802に同期して出力する。更にシフトクロック802の次サイクルでは、

(n) のデータ801AにB3データ、(o) のデータ801BにR4データ、…、(p) のデータ801HにR6を各々出力し、240サイクル時のシフトクロック802では、(n) データ801AにG638データ、(o) のデータ801BにB638データ、…、(p) のデータ801HにB640を各々出力する。

【0013】また、R、G、Bの三ピットシリアルの表示データ100を八ピットの液晶表示データ801に変換することからシフトクロック802はドットクロック103よりも低周波数になるので、シフトクロック802はドットクロック103を分周することで容易に生成することは可能である。更に、ラッチクロック107は水平同期信号102と同周期であり、垂直スタートイネーブル信号108は垂直同期信号101と同周期であることからいずれも同期信号から容易に生成できる。

【0014】次にX駆動手段803の動作を図10を用いて詳しく説明する。X駆動手段803では、液晶表示データ801とシフトクロック802とラッチクロック107を入力して、信号線807に出力する。

【0015】液晶表示データ801をシフトクロック8 02にて一ラインデータシフト手段804に一ライン分 取り込む。 一ラインデータシフト手段804では、取り 込んだデータをデータ805を介して一ラインデータラ ッチ手段806に出力する。シフトクロック802で一 ライン分の液晶表示データ801が取り込まれるとラッ チクロック107が有効(以下、有効時を'H'レベ ル、無効時を'L'レベルとする。)となりーラインデ ータラッチ手段806に一ライン分同時に取り込まれ、 次にラッチクロック107が'H'レベルとなるまで保 持する。一ラインデータラッチ手段806にデータが取 り込まれると、一ラインデータシフト手段804では次 ラインの液晶表示データ801を取り込むように動作す る。ラッチクロック107の一周期中に二ライン目の液 晶表示データ801がシフトクロック802にて取り込 まれている間に、信号線807には一ライン目のデータ に対応した液晶印加電圧が出力される。更に、三ライン 目の液晶表示データ801がシフトクロック802で取 り込まれている間に、信号線807には二ライン目のデ ータに対応した液晶印加電圧が出力される。X駆動手段 803ではこの動作を繰返し行う。

【0016】次にY駆動手段118の動作について図1 0と関連付けて説明する。Y駆動手段118は垂直スタートイネーブル信号108とラッチクロック107を取り込んで走査線119を順次選択していく。垂直スター トイネーブル信号108は走査線119のうち、液晶パネル120の垂直方向最上位ラインの選択を有効とする信号であり、ラッチクロック107は順次走査線119を選択する信号である。図10を用いてその動作を説明する。信号線807の一ライン目のデータに対応した液

6

晶印加電圧が有効であるときに、垂直スタートイネーブル信号108は H' レベルとなり、ラッチクロック107に同期して、走査線119のうちY-1が H' レベルとなる。そして、信号線807に二ライン目のデータに対応した液晶印加電圧が有効となると、垂直スタートイネーブル信号108を L' Lベル ラッチクロッ

トイネーブル信号108を'L'レベル、ラッチクロック107を'H'レベルとし、走査線119において、

ーライン目の走査線Y-1が' L' レベルとなり、二ライン目の走査線Y-2が' H' レベルとなる。垂直スタートイネーブル信号108は一ライン目以外を選択する

時では、'L'レベル状態にしておく。この動作を垂直 方向全ライン繰返し、次フレームでは再び垂直スタート

イネーブル信号 1 0 8 を有効としこの動作を繰り返す。 【0 0 1 7】次に図8の液晶パネル120の動作を図1 0、図11を用いて説明する。

【0018】図10において液晶パネル120はR、

G、Bのカラーフィルタの付加してある表示画素部11 00と、表示画素部1100に液晶印加電圧を供給する 信号線813と、表示画素部1100を選択する走査線 119と、信号線807の対抗電極1104とで構成し ている。更に、画素部1100はスイッチング素子であ るTFT1101と液晶1102と保持容量1103と で構成している。走査線119のうち、Y-1は一ライ ン目の画素部1100-1-1、1100-2-1、1 100-3-1等のTFT1101のゲート電極に、Y - 2は二ライン目の画素部1100-1-2、1100 -2-2、1100-3-2等のTFT1101のゲー ト電極に接続してある。信号線807のX-1は画素部 1100-1-1、1100-1-2等のTFT110 1のドレイン電極、X-2は画素部1100-2-1、 1100-2-2等のTFT1101のドレイン電極、 X-3は画素部1100-3-1、1100-3-2等 のTFT1101のドレイン電極に各々接続してある。

【0019】図11に示したように走査線119のうちーライン目の走査線Y-1が、H、レベル状態のとき、Y-1に接続している各画素部1100のTFT1101はオン状態となる。同時に、信号線807からはデータに対応した液晶印加電圧が供給されており、オン状態と成ったTFT1101を介して液晶1102と保持容量1103に電圧を蓄積する。この時、走査線Y-1以外の走査線119に接続してある各画素部のTFT1101はオフ状態であることから信号線807で供給される液晶印加電圧を液晶1102は印加した電圧に対して一方向に傾く性質があるので、印加する電圧を制

御し、液晶1102の傾きを変え、光を透過するか否か によって表示を行っている。次に、走査線Y-1が' L'レベル状態になるとTFT1101はオフ状態とな り、再びTFT1101がオン状態となるまで先に蓄積 した電圧を保持することになる。また、走査線Y-1 が' L' レベル状態になると走査線119のうちニライ ン目の走査線Y-2が'H'レベルの状態に成り、Y-2に接続している各画素部1100のTFT1101は オン状態となる。同時に、信号線807からはデータに 対応した液晶印加電圧が供給されており、オン状態と成 ったTFT1101を介して液晶1102と保持容量1 103に電圧を蓄積する。この時走査線Y-2以外の走 査線119に接続してある各画素部1100のTFT1 101はオフ状態であるため信号線807で供給される 液晶印加電圧を液晶1102および保持容量1103に 蓄積することはない。この動作を順次ラインで繰り返す ことで表示を行っていた。

[0020]

【発明が解決しようとする課題】従来の液晶表示装置は、X駆動手段を複数のLSIで構成する必要があった。例えば、日立製HD66107で構成した場合、水平解像度が640ドットであるとすると、信号線は(640(ドット)×3(RGB)=)1920本必要であり、信号線の出力が160本のHD66107では、十二個使用する必要がある。複数の駆動用LSIを使用すると液晶表示装置全体の価格が高くなることや、液晶表示装置全体の駆動手段の占有する面積が多いといった課題があった。これらの課題を解決するためには、少ない部品点数で駆動できる方式を採用した駆動手段が必要である。

[0021]

【課題を解決するための手段】 X 駆動手段に用いる駆動用LSIを少ない部品点数で実現するには、駆動用LSIの出力する信号線を抑えつつ、1920本の信号線を駆動する必要がある。つまり、液晶パネルのガラス基盤上に、入力する少数の信号線を1920本の信号線に拡張する手段を設けることで駆動手段を集積化することが可能となる。

【0022】第一の課題を解決するための手段は、一水平ライン分の表示データを一時記憶し出力する記憶手段と、記憶したデータを複数に時分割し出力する手段と、時分割転送するデータを被晶パネルの対応する信号線に分配し出力する手段を備える。前記記憶手段と時分割出力する手段をいずれも、又はいずれかを集積化するとともに、前記時分割に転送するデータを対応する信号線に分配出力する手段を液晶パネルのガラス基盤上に形成する。

【0023】また、第二の課題を解決するための手段は、1/N水平ライン分の表示データを一時記憶し出力する記憶手段と、1/N水平ライン分の表示データを液 50

晶パネルの対応する信号線に分配し出力する手段を備える。前記記憶手段を集積化するとともに、前記信号線に分配し出力する手段を液晶パネルのガラス基盤上に形成する。

[0024]

【作用】前記第一の課題を解決するための手段において、一水平ライン分の表示データを一時記憶する手段は、一水平ライン分の表示データをパラレルデータとして同時に出力することが可能である。

【0025】時分割出力する手段は、入力するパラレルデータが一水平ライン分のデータであることから、その時分割するデータの割り振りを液晶パネルの対応する信号線に分配し出力する手段の構成に沿って任意に操作でき、前記液晶パネルの対応する信号線の数よりも少ないデータ線数に変換することが出来る。

【0026】時分割したデータを入力し液晶パネルの対応する信号線に分配し出力する手段は、データ線で転送される時分割データを液晶パネルの全信号線に分配し、一水平期間中出力可能であり、信号線からの画素部へのデータ転送は従来の液晶表示装置と同様の動作をする。

【0027】前記第二の課題を解決するための手段において、1/N水平ライン分の表示データを一時記憶する手段は、一水平期間をN回に時分割し、順次1/N水平ライン分の表示データをパラレルデータとして同時に出力することが可能である。

【0028】時分割したデータを入力し液晶パネルの対応する信号線に分配し出力する手段は、データ線で転送される時分割データを液晶パネルの全信号線に分配し、一水平期間中出力可能であり、信号線からの画素部へのデータ転送は従来の液晶表示装置と同様の動作をする。 【0029】

【実施例】本発明の一実施例を図1から図4を用いて説明する。

【0030】図1は、本発明の液晶駆動回路を用いた液晶表示装置のブロック図である。

【0031】図1において、100は表示データ、101は垂直同期信号、102は水平同期信号、103は表示データ100に同期したドットクロックである。本実施例では、カラー液晶表示装置として取扱うため、表示データ100は、レッド信号(以下、Rと略す。)、グリーン信号(以下、Gと略す。)、ブルー信号(以下、Bと略す。)をもつ。更に、これらの表示データは、Aな任意のビット幅をもつが、本実施例では、R、G、B各々ービット幅で計三ビット幅の表示データとして取扱う。104はデータ変換手段であり、105は第一の液晶表示データ、106はシフトクロック、107はラッチクロック、108は垂直スタートイネーブル信号、109はラインデータ選択信号である。110はデータシフト手段であり、本実施例では110-1から110-6の六ブロックに領域を分割している。111-1か

111-6は第二の液晶表示データであり、一ラインデータシフト手段110の各々の領域から出力する。液晶表示データ111-1から111-6は、各々(640(水平解像度)×3(RGB)÷6(ブロック)=)3 20ビット幅のパラレルデータである。112-1から 112-6はデータラッチ手段であり、113-1から 113-6は各々320ビット幅の第三の液晶表示データである。114はマルチプレクサであり、六分割された第三の液晶表示データ113を時分割に選択し、115の第四の液晶表示データとして出力する。116はラインデータ分配手段であり、六つに時分割した第四の液晶表示データ115を順次記憶し、117の信号線に同時に出力する。118は17に時分割。

【0032】図2は、図1に示すラインデータ分配手段 116のブロック図である。

【0033】図2において、六本のラインデータ選択信 号119は、119-1、119-2、119-3、1 19-4、119-5、119-6とする。200は入 力する液晶表示データ111をサンプリングし、一時記 億し、更に同時出力するサンプルホールド手段である。 ラインデータ分配手段116は、このサンプルホールド 手段200を320個備えることになる。 (図2には2 00-1、200-2、200-3のみ記載。) 各々の サンプルホールド手段200は、液晶表示データ115 のうち一本を隣りあう画素データ毎に共有し、六本の信 号線117に分配する機能をもつ。201はサンプルホ ールド手段200のうち入力信号をサンプリングするス イッチング素子であり、202は入力信号を一時記憶す るホールド手段である。ホールド手段202は容量で構 成可能である。記憶したデータは203のデータ線で転 送される。204はホールド手段202の対抗電極であ る。205はホールド手段202に一時記憶したデータ を信号線117に同時に出力するためのスイッチング素 子である。206は信号線117に出力するデータを一 水平期間中保持するホールド手段である。ホールド手段 206は容量で構成可能である。

【0034】図3は、図1に示す液晶表示装置のうち、データ変換手段104、一ラインデータシフト手段110、一ラインデータラッチ手段112、マルチプレクサ114の動作を示すタイミング図である。

【0035】図3において、(a)の水平同期信号10 2は一水平期間に一度有効(以下、有効時'H'レベル、無効時'L'レベルとする。)となる信号であり、

(b) のドットクロック103は(c)、(d)、

(e) の表示データ100に同期している。本実施例では、表示データ100である(c) のレッド信号100 R、(d) のグリーン信号100 G、(e) のブルー信号100 Bは各々表示画面の水平解像度を640 ドットとしており、水平期間中に(c) のレッド信号100 R

10は順にR1、R2、…、R640を、(d)のグリーン

信号100 Gは順にG1、G2、…、G640を、 (e)のブルー信号100 Bは順にB1、B2、…、B640を各々640画素分、計1920画素分転送する。(f)のラッチクロック107は(a)の水平同期信号102と同周波数であり、水平同期信号102から容易に作成できる。(g)のシフトクロック106は(b)のドットクロック10301/20周波数をもつクロックであり、三ビット幅の表示データ100を六ビ

クロックであり、三ピット幅の表示データ100を六ピット幅の第一の液晶表示データ105に並列化する。
(h) のデータ105R1にはRの奇数画素データR

1、R3、…、R639を、(i)のデータ105R2 にはRの偶数奇数画素データR2、R4、…、R640 を、データ105G1にはGの奇数画素データG1、G 3、…、G639を、データ105G2にはGの偶数画 素データG2、G4、…、G640を、データ105B 1にはBの奇数画素データB1、B3、…、B639 を、(j)のデータ105B2にはBの偶数画素データ B2、B4、…、B640を転送する。(データ105 G1、データ105G2、データ105B1を図示せ ず。) (1) (m) (n) は、シフトした第二の液晶表 示データ111である。尚、(h)と(o)は(f)の タイムスケールを縮小して記載したラッチクロック10 7である。(p)(q)(r)は(o)のラッチクロッ ク107に同期した第三の液晶表示データ113であ る。 (s) (t) (u) (v) (w) (x) はラインデ ータ選択信号119-1から119-6である。 (y) は時分割してデータ転送をする第四の液晶表示データ1 15に時分割出力する。(y)の液晶表示データ105 は一水平期間中に、(p)のデータ113R1をD1 に、(q) のデータ113R2をD2に、データ113 G1をD3に、データ113G2をD4に、データ11 3B1をD5に、(r)のデータ113B2をD6に出 カする。(データ113G1、113G2、113B1 は図示せず。)図4は、図2に示すラインデータ分配手 段116の動作を示したタイミング図である。なお、説 明を簡略化するためにサンプルホールド手段200-1 のみ記載するが、他のサンプルホールド手段においても

【0036】図4において、(a) のラインデータ選択 信号119-1は、(g) の第四の液晶表示データ11 5のD1に同期し、(b) の119-2はD2に、

動作タイミングは同様である。

(c) の119-3はD3に、(d) の119-4はD4に、(e) の119-5はD5に、(f) の119-6はD6に同期する。(h) から(m) は、ホールドされたデータ203-1から203-6である。そして、

(o) から(t) のデータは、(n) のラインデータ選択信号 119-6 に同期して、同時に出力する信号線 17-1 から 117-6 である。

【0037】以下、動作を説明するために改めて図1を

参照する。

【0038】図1において、R、G、B各一ビットシリ アルの表示データ100は、データ変換手段104を介 してR、G、B各二ビットパラレルの液晶表示データに 変換される。その動作を図3のタイミング図を用いて説 明する。表示データ100において、(c)のRデータ 100R、(d)のGデータ100G、(e)のBデー タ100Bの偶数画素データ、奇数画素データ毎に分離 するシリアルパラレル変換を(b)のドットクロック1 02と(g)のシフトクロック106とで行なう。つま り、第一の液晶表示データ105のうち、(h)の液晶 表示データ105R1にRデータ100Rの奇数画素デ ータR1、R3、…、R637、R639を、(i)の 液晶表示データ105R2にRデータ100Rの偶数画 素データR2、R4、…、R638、R640を、液晶 表示データ105G1にGデータ100Gの奇数画素デ ータG1、G3、…、G637、G639を、液晶表示 データ105G2にGデータ100Gの偶数画素データ G2、G4、…、G638、G640を、液晶表示デー タ105B1にBデータ100Bの奇数画素データB 1、B3、…、B637、B639を、(j)の液晶表 示データ105B2にBデータ100Bの偶数画素デー タB2、B4、…、B638、B640を転送する。 (液晶表示データ105G1、105G2、105B1 は図示せず。)液晶表示データ105は、シフトクロッ ク106に同期していることが分かる。

【0039】図1において、データシフト手段110 は、液晶表示データ105をシフトクロック106で取 り込む。データシフト手段110R1は液晶表示データ 105R1、データシフト手段110R2は液晶表示デ ータ105R2、データシフト手段110G1は液晶表 示データ105G1、データシフト手段110G2は液 晶表示データ105G2、データシフト手段110B1 は液晶表示データ105B1、データシフト手段110 B2は液晶表示データ105B2を各々取り込む様に動 作する。取り込んだデータは、各データシフト手段11 0から各々320ビット幅のパラレルな第二の液晶表示 データ111として出力する。図3において、(1)に 液晶表示データ111R1、(m)に液晶表示データ1 11R2、(n)に液晶表示データ111B2をタイミ ングを示した。(液晶表示データ111G1、111G 2、111B1は図示せず。) 今後の説明を簡略化する ために各々をD1、D2、…、D6と総称する。

【0040】図1において、データラッチ手段112では、ラッチクロック107に同期して一水平ライン分のデータを同時にラッチし、同一水平ラインでのデータ揃えを行なう。ラッチ手段112R1は液晶表示データ11R2を、ラッチ手段112G1は液晶表示データ11G1を、ラッチ手段112G2は液晶表示データ1

12 11G2を、ラッチ手段112B1は液晶表示データ1 11B1を、ラッチ手段112B2は液晶表示データ1 11日2を各々ラッチする。その動作を図3に示す。 (o) のラッチクロック107は、一水平周期毎に有効 となる信号であり、(1) (m) (n)の液晶表示デー タ111をラッチし、第三の液晶表示データ113とす る。尚、(1) の液晶表示データ111R1は(p) の 液晶表示データ113R1に、(m)の液晶表示データ 111R2は(q)の液晶表示データ113R2に、 (n)の液晶表示データ111B2は(r)の液晶表示 データ113B2になる。この動作を順次繰り返す。 【0041】図1の各々の液晶表示データ113は、マ ルチプレクサ114に入力されラインデータ選択信号1 09によって、一水平期間を六つに時分割し順次出力す る。本実施例では、ラインデータ選択信号109は六つ の信号で構成しており、各々位相をずらして有効となる 信号である。マルチプレクサ114の動作を図3に示 す。ラインデータ選択信号109は(s)(t)(u) (v) (w) (x) の109-1から109-6の計六 本あり、図示したタイミングをもって(s)の109-1から順次有効となり、(x)の109-6を有効とし た後、次の一水平期間では再び、(s)の109-1か らこの動作を繰り返す。そして、各々のデータライン選 択信号109では、各々対応した液晶表示データ113 を選択して、(y)の第四の液晶表示データ115に出

の113R1を(s)の109-1が、(q)の113R2を(t)の109-2が、(r)の113B2を(x)の109-6が選択し、順次D1からD6を一水平期間中に有効とする。又、第四の液晶表示データ115は時分割制御されるので320ビット幅のパラレルデータと成る。

力する。つまり、液晶表示データ113のうち、(p)

【0042】図1において、第四の液晶表示データ115はラインデータ分配手段116に入力し、信号線117の1920本に同時出力する様に動作する。図2と図4を用いてラインデータラッチ手段116の動作を説明する。

【0043】図2においてサンプルホールド手段200では、各々第四の液晶表示データ115をX-1、X-2等から入力し、六つのスイッチング素子201の入力ラインに共通に接続する。さらに、六つのスイッチング素子201には、対応するラインデータ選択信号119を個別に入力する。時分割で入力する液晶表示データ115を各々のデータに同期したラインデータ選択信号119が順次有効となり、六つのスイッチング素子201を順次オン状態にし、データ線203を経由して、ホールド手段202に一時記憶する。説明を簡略化するためにサンプルホールド手段220~1について図4を用いて動作の説明をする。(a)から(f)のラインデータ選択信号119~1から119~6は、(g)の信号線

115から入力するデータを時分割でラッチする。

(a) のラインデータ選択信号119-1は(g) の信号線115で有効なD1を、(b) のラインデータ選択信号119-2はD2を、(c) のラインデータ選択信号119-3はD3を、(d) のラインデータ選択信号

号 1 1 9 - 3 は D 3 を、 (d) のラインデータ選択信号 1 1 9 - 4 は D 4 を、 (e) のラインデータ選択信号 1 1 9 - 5 は D 5 を、 (f) のラインデータ選択信号 1 1 9 - 6 は D 6 をラッチし、各々 (h) のデータ線 2 0 3 - 1、 (i) のデータ線 2 0 3 - 2、 (j) のデータ線 2 0 3 - 3、 (k) のデータ線 2 0 3 - 4、 (1) のデ

ータ線203-5、(m) のデータ線203-6に出力 する。

【0044】図2にもどり、データ線203に有効と成っているデータは、スイッチング素子205の入力ラインと接続しており、スイッチング素子205の選択信号であるラインデータ選択信号119-6が有効になると、スイッチング素子205がオン状態になり、ホールド手段206に記憶されるとともに、信号線117から同時に出力される。図4でその動作を説明する。各々のデータ線203に同一水平ライン分のデータが揃うタイミングは、ラインデータ選択信号119-6が有効な時であるから、このタイミングで一ライン分のデータ揃えを行ない、信号線117に出力することになる。(h)

(i) のデータ203-2は(p) のデータ117-2 に、(j) のデータ203-3は(q) のデータ117-3に、(k) のデータ203-4は(r) のデータ117-4に、(l) のデータ203-5は(s) のデータ117-5に、(m) のデータ203-6は(t) のデータ117-6に同期出力する。出力するデータは

のデータ203-1は(o)のデータ117-1に、

(n)のラインデータ選択信号119-6が再び有効となるまで、ホールドされる。そして、図1に示す液晶パネル120に出力し、画像表示を行なう。本実施例では、図2に示すラインデータ分配手段116のサンプルホールド手段200において、一本のデータ線を六本の信号線に分配するため図1に示すデータシフト手段110、データラッチ手段111、を六ブロックに分割してデータの処理を行なったが、図2に示すサンプルホールド手段200の分配する本数が増加する場合は、図1に示すデータシフト手段110、データラッチ手段111の分割するブロック数を増加させることで対応可能である。

【0045】 ここで、図1に示すデータ変換手段104、データシフト手段110、データラッチ手段112、マルチプレクサ114、ラインデータ分配手段116のうち、いずれかを液晶パネルのガラス基盤上に構成することも可能であり、複数の手段を集積化することも可能である。

【0046】本発明のもう一つの実施例を図5から図7を用いて説明する。

14

【0047】図5は、本発明の液晶駆動回路を用いた液晶表示装置のブロック図である。

【0048】図5において、500はデータ変換手段であり、501は第一の被晶表示データ、502はシフトクロック、503は1/Nラインデータラッチクロック、504はラインデータ選択信号である。505は1/Nラインデータシフト手段であり、液晶表示データ501をシフトクロック502で取り込む。本実施例ではN=6として話を進める。506は第二の液晶表示データであり、(640(水平解像度) ×3(RGB) ÷6(1/6 ラインデータ) =) 320 ビット幅のパラレルデータである。507は1/N ラインデータラッチ手段であり、508は第三の液晶表示データである。609はラインデータ分配手段であり、1000 ×100

【0049】図6は、図5に示すラインデータ分配手段509のブロック図である。

【0050】図6において、ラインデータ選択信号504は504-1から504-6の六本の信号で構成する。第三の液晶表示データ508は508-1から508-320の320本の信号で構成する。600はスイッチング素子であり、信号線510の総数である600-1から600-1920までの1920個が最小構成個数である。601は各スイッチング素子600の出力データを転送するデータ線である。602はホールド手段で、容量で構成可能である。603はホールド手段で、容量で構成可能である。604はスイッチング素子であり、605は一水平期間データを保持するホールド手段である。信号線510は510-1から510-1920の1920本の信号で構成する。

【0051】図7は、図5の液晶表示装置のデータ変換 手段500の入力信号のタイミングと、図6に示すライ ンデータ分配手段509の内部動作を示すタイミング図 である。(a)と(f)は水平同期信号102であり、 (f)は(a)のタイムスケールを縮小したものであ

る。(g)は1/Nラインデータラッチクロック503 であり、一水平分の表示データを六つに時分割するように動作する。(h)は六つに時分割された第三の液晶表示データ508である。(i)から(n)のラインデータ選択信号504-1から504-6は、六つに時分割した液晶表示データ508の各々に同期している。説明を簡略化するために(o)から(t)は、データ転送を行なうデータ線604-1、604-321、604-641、604-961、604-1281、604-1601の動作のみを示す。さらに、(u)から(z)は、(n)のラインデータ選択信号504-6で同期化したデータ転送をする信号線510-1、510-321、510-641、510-961、510-1281、510-1601の動作を示す。

【0052】以下、動作を説明するために改めて図5を 参照する。

【0053】図5において、R、G、B各一ビットシリ アルの表示データ100は、データ変換手段104を介 してR、G、B混在の複数ビット幅の液晶表示データ5 01に変換される。その変換するビット幅は1/Nライ ンデータシフト手段のシフト動作を行なう速度にのみ起 因し、つまり、シフトクロック502の動作周波数が、 1/Nラインデータシフト手段505のシフト周波数よ り低くなるようにする。第一の液晶表示データ501 は、シフトクロック502により、順次、1/Nライン データシフト手段505に取り込まれ、320ビット幅 のパラレルデータである第二の液晶表示データ506と して出力する。1/Nラインデータラッチ手段507で は第二の液晶表示データ506に一水平ライン分の表示 データのうち1/6のデータ、つまり、320画素分の データが揃うタイミングで1/Nラインデータラッチク ロック503は'H'レベルとなる。この動作を図7を 用いて説明する。(f)の水平同期信号102の一周期 中に(g)の1/Nラインデータラッチクロック503 は第二の液晶表示データ506に同期し、六回'H'レ ベルと成る。そして、(h)の第三の液晶表示データ5 08に時分割出力する。

【0054】図5におけるラインデータ分配手段509 の動作を図6と図7を用いて説明する。図6において、 信号線508-1はスイッチング素子600-1、60 0-7、…、600-1915と六画素間隔に入力す る。同様に信号線508-2はスイッチング素子600 -2、600-8、…、600-1916に、信号線5 08-6はスイッチング素子600-6、600-1 6、…、600-1920に入力する。又、ラインデー 夕選択信号504-1はスイッチング素子600-1、 600-2、…、600-320に、ラインデータ選択 信号504-2はスイッチング素子600-321、6 00-322、…、600-640に、ラインデータ選 択信号504-6は、スイッチング素子600-160 1、600-1602、…、600-1920に入力す る。第三の液晶表示データ508で、スイッチング素子 600-1から600-320に対応するデータが入力 されると、ラインデータ選択信号504-1が有効と成 り、スイッチング素子600-1から600-320が オン状態と成り各々のデータ線601-1から601-320を経由してホールド手段602-1から602-320に一時記憶される。次に、第三の液晶表示データ 508で、スイッチング素子600-321から600 640に対応するデータが入力されると、ラインデー 夕選択信号504-2が有効となり、スイッチング素子 600-321から600-640がオン状態と成り各 々のデータ線601-321から601-640を経由 してホールド手段602-321から602-640に 16

一時記憶される。この動作を繰返し、全てのホールド手 段602に一時記憶する。一水平ライン分のデータが前 記動作で処理されると、ラインデータ選択信号504-6に接続している全てのスイッチング素子604がオン 状態と成り、信号線510に同時に出力する。更に、こ の時、全てのホールド手段605に信号線510に出力 するデータと同等のデータが記憶されるから、再び、ス イッチング素子604がオン状態となるまで、つまり、 一水平期間中信号線510からは同一データが出力され ることになる。尚、スイッチング素子604とホールド 手段605でデータ揃えの処理を行なっている間、スイ ッチング素子600とホールド手段602では次ライン のデータを前述の記した処理をすることになる。この動 作を図7を用いて説明する。(h)の液晶表示データ5 08で転送される(i)のラインデータ選択信号504 -1に対応したデータを(o)のデータ線604-1に 出力しする。以下同様に(j)のラインデータ選択信号 504-2に対応したデータを(p)のデータ線604 -321に、(k) のラインデータ選択信号504-3 に対応したデータを(q)のデータ線604-641 に、(1)のラインデータ選択信号504-4に対応し たデータを (r) のデータ線604-961に、 (m) のラインデータ選択信号504-5に対応したデータを (s) のデータ線604-1281に、(n) のライン データ選択信号504-6に対応したデータを(t)の データ線604-1601に出力する。そして、次ライ ン以降も同様の動作を繰り返す。そして、一ライン分の データがデータ線604に揃うタイミング、つまり、ラ インデータ選択信号504-6が'H'レベルと成った 時に、(o)のデータ線604-1は(u)の信号線5 10-1に、(p)のデータ線604-1は(v)の信 号線510-1に、(a)のデータ線604-1は (w) の信号線510-1に、(r) のデータ線604 - 1 は (x) の信号線 5 1 0 - 1 に、 (s) のデータ線 604-1は(y)の信号線510-1に、(z)のデ ータ線604-1は(u)の信号線510-1に出力す る。再び、ラインデータ選択信号504-6が有効と成 ったとき次ラインのデータが一水平期間中有効と成り、 これを繰り返すことで、図5の液晶パネル120に表示 を行なう。

【0055】 ここで、図5に示すデータ変換手段500、1/Nラインデータシフト手段505、1/Nラインデータラッチ手段507、ラインデータ分配手段116のうち、いずれかを液晶パネルのガラス基盤上に構成することも可能であり、複数の手段を集積化することも可能である。

[0056]

【発明の効果】本発明によれば、ラインデータ分配手段 内のスイッチング素子やホールド手段は、液晶パネル内 部のTFTや保持容量と同様にガラス基盤上に少ないス

図、

17 ペースで構成することができる。

【0057】更に、駆動手段をデータ記憶手段とデータ 分配手段に分離し、転送するデータを時分割にしたこと で、前記データを転送するバス幅を液晶パネルの信号線 より少なくできるので、データ記憶手段を容易に集積化 出来、少ない回路規模で液晶表示装置の駆動回路を構成 することができる。

【図面の簡単な説明】

【図1】本発明の一実施例を用いた液晶表示装置のブロック図、

【図2】図1に示すラインデータ分配手段のブロック図、

【図3】図1に示すデータ変換手段の動作を示すタイミング図.

【図4】図1、図2に示すラインデータ分配手段の動作 説明図、

【図5】本発明の一実施例を用いた液晶表示装置の説明 図、

【図6】図5に示すラインデータ分配手段のブロック

18

【図7】図5に示す液晶表示装置の動作を示すタイミン グ図

【図8】従来の液晶表示装置のブロック図、

【図9】図8に示すデータ変換手段の動作を示すタイミング図、

【図10】図8に示すX駆動手段とY駆動手段の動作を示すタイミング図、


【図11】図8に示す液晶パネルのブロック図。

(符号の説明)


100…表示データ、103…ドットクロック、104 …データ変換手段、105…第一の液晶表示データ、1 06…シフトクロック、107…ラッチクロック、11 0…データシフト手段、111…第二の液晶表示デー タ、112…データラッチ手段、113…第三の液晶表示データ、114…マルチプレクサ、115…第四の液 晶表示データ、116…ラインデータ分配手段、117 …信号線、118…Y駆動手段、119…走査線、12 0…液晶パネル。

【図4】


図 4




【図1】





【図2】




【図3】









【図11】




【図6】




【図7】



【図9】



【図10】



フロントページの続き

(72) 発明者 笠井 成彦

横浜市戸塚区吉田町292番地株式会社日立 製作所マイクロエレクトロニクス機器開発 研究所内 (72) 発明者 滝田 功

横浜市戸塚区吉田町292番地株式会社日立 製作所マイクロエレクトロニクス機器開発 研究所内

(72) 発明者 二見 利男

千葉県茂原市早野3300番地株式会社日立製 作所茂原工場内 【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第6部門第2区分

【発行日】平成11年(1999)7月30日

【公開番号】特開平5-11724

【公開日】平成5年(1993)1月22日

【年通号数】公開特許公報5-118

【出願番号】特願平3-165355

【国際特許分類第6版】

G09G 3/36

G02F 1/133 550

[FI]

G09G 3/36

G02F 1/133 550

【手続補正書】

【提出日】平成10年7月3日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正内容】

【発明の名称】 液晶表示装置の駆動回路<u>および液晶表</u> 示装置

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】マトリックス状に配列された画素部に液晶を駆動する電極を有し、前記液晶に電圧を印加することで画像表示がされる液晶パネルへの駆動を行なう駆動回路において、

入力された一水平ライン分の表示データを記憶する記憶 手段と、

記憶された表示データを時分割し、前記液晶パネルのガラス基盤上に配置された、時分割された表示データを、前記液晶パネルの対応する信号線に分配する分配手段に対して、前記時分割された表示データを出力する分割手段とを有することを特徴とする液晶表示装置の駆動回路。

【請求項2】マトリックス状に配列された画素部に液晶を駆動する電極を有し、前記液晶に電圧を印加することで画像表示がされる液晶パネルを有する液晶表示装置において、

入力された一水平ライン分の表示データを記憶する手段 レ

記憶された表示データを時分割する手段と、

前記液晶パネルのガラス基盤上に配置され、時分割され

た表示データを、前記液晶パネルの対応する信号線に分配する手段とを有することを特徴とする液晶表示装置。

【請求項3】マトリックス状に配列した画素部に液晶を 駆動する電極を有し、前記液晶に電圧を印加することで 画像表示を行なう液晶表示装置において、

外部から一水平ライン分毎に表示データを入力し、第一 の信号線に、一水平ライン分同時に出力する手段と、

前記第一の信号線で転送する一水平ライン分のデータを N分割して、第二の信号線に、1/N水平ライン分の表 示データ毎に時分割出力する手段と、

前記第二の信号線で転送するデータを1/Nライン分の データ毎に記憶する手段と、

記憶された一水平ライン分のデータを、第三の信号線に 出力する手段と、

前記第三の信号線で画像データに対応する電圧を前記画 素部に供給する手段を有することを特徴とする液晶表示 装置。

【請求項4】請求項3に記載の液晶表示装置において、前記出力する手段、前記時分割出力する手段、および第三の信号線に、一水平ライン分のデータ出力する手段の内、少なくとも1つを液晶パネルのガラス基板上に配置することを特徴とする液晶表示装置の駆動回路。

【請求項5】マトリックス状に配列した画素部に液晶を 駆動する電極を有し、前記液晶に電圧を印加することで 画像表示を行なう液晶表示装置において、

外部から表示データを入力し、一水平ライン分の表示データをN分割し、1/N水平ライン分のデータ毎に記憶した後、第一の信号線に、1/Nライン分の表示データを出力する手段と、

前記第一の信号線で転送するデータを1/Nライン分の データ毎に記憶する手段と、

第二の信号線に、記憶された一水平ライン分のデータを 出力する手段と、

前記第二の信号線へ出力された表示データに対応する電

圧を画素部に供給することを特徴とする液晶表示装置。 【請求項6】請求項5に記載の液晶表示装置において、 前記第一の信号線に1/Nライン分の表示データを出力 する手段、前記1/Nライン分のデータ毎に記憶する手 段、前記第二の信号線に出力する手段のうち少なくとも 1つは液晶パネルのガラス基板上に配置されたことを特 徴とする液晶表示装置。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】 0·0 0 1 【補正方法】変更 【補正内容】 【0 0 0 1 】

【産業上の利用分野】本発明は、アクティブマトリックスタイプの液晶表示装置に<u>関する。また、</u>外部から入力する表示データを各画素部に供給し、画像表示を行なう駆動回路に<u>も</u>関する。